

Estado de la Producción de OMBs

- ✓ 26/38 OMBs validadas (68.4%)
 - 10 OMBs ya están en el CERN
- 10/38 OMBs reparadas (26.3%)
 - 8 OMBs con problemas en chips G-link
 - 15 chips resoldados
 - 2 chips reemplazados
 - 1 OMB con el oscilador puesto del revés
 - desoldado y recolocado
- 12/38 OMBs en fase de TEST (31.6%)

Estado del Upgrade de las OMBs

- Objetivo: implementar los chips G-link transmisor y receptor en CRC FPGAs de última generación (Xilinx Virtex-5).
- ✗ Problema: El wizard de Xilinx para crear esos IP Cores no contempla el protocolo CIMT.
- Camino a seguir: Creación de un *embedded system* con MicroBlaze usando EDK Tools.

Modificación del TileRODGui

- Nuevo panel *CRC Overall Status*
- Corrección de bugs:
 - Versión del firmware no se actualizaba al pulsar *Read All Registers*
 - Botones *Update* y *Reset* del panel *CRC Status* no funcionaban.
 - Casilla de *Write All* para *CRC Configuration* no tenía efecto.

Tile ROD Gui

File

ROD TBM OMB

Slot 12

Access OMB

Read All Registers

VME VME_FPGA TTC_FPGA CRC_FPGA Static Tests **CRC Overall Status**

Link A

Link B

Total Events

	Events IN	Events OUT	CRC Errors	Events IN	Events OUT	CRC Errors	TTC IN	Total OUT	Bad OUT
CRC 1	1aef	d70	d7f	1aef	d7f	d70	1aef	1aef	0
CRC 2	1aef	d7f	d70	1aef	d70	d7f	1af0	1af0	0
CRC 3	1af0	d70	d80	1af0	d80	d70	1af0	1af0	0
CRC 4	1af0	d80	d70	1af0	d71	d80	1af1	1af1	0
CRC 5	1af1	d71	d80	1af1	d80	d71	1af1	1af1	0
CRC 6	1af1	d81	d71	1af2	d71	d80	1af2	1af2	0
CRC 7	1af2	d71	d81	1af2	d81	d71	1af2	1af2	0
CRC 8	1af3	d82	d71	1af3	d71	d81	1af3	1af3	0

Update All

Reset All

Modificación del TileRODGui

- Nuevo panel *CRC Overall Status*
- Corrección de bugs:
 - Versión del firmware no se actualizaba al pulsar *Read All Registers*
 - Botones *Update* y *Reset* del panel *CRC Status* no funcionaban.
 - Casilla de *Write All* para *CRC Configuration* no tenía efecto.

Tile ROD Gui

File

ROD TBM OMB

Slot 12

Access OMB

Read All Registers

VME VME_FPGA TTC_FPGA CRC_FPGA Static Tests CRC Overall Status

Select CRC CRC 8

Write All

Reset CRC_FPGA

Read Version

Configuration Status Link A Errors Link B Errors

Inverse Optimal Filtering

	CH 1	CH 2	CH 3
Write Read Energy (ADC)	0	0	0
High Gain	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
Write Read Phase (ns)	0	0	0
Write Read Pedestal(ADC)	0	0	0

Last TTC Event

Write Read BCID	
Write Read L1ID	
Write Read TTYPE	

Counters

LINK A GlobalCRC Errors	2474	LINK B GlobalCRC Errors	250e	TOTAL Events OUT	4982
LINK A Events IN	4982	LINK B Events IN	4982	BAD Events OUT	0
LINK A Events OUT	250e	LINK B Events OUT	2474	TTC Events IN	4982

Update

Reset Counters

Modificación del TileRODGui

- Nuevo panel *CRC Overall Status*
- Corrección de bugs:
 - Versión del firmware no se actualizaba al pulsar *Read All Registers*
 - Botones *Update* y *Reset Counters* del panel *CRC Status* no funcionaban.
 - Casilla de *Write All* para *CRC Configuration* no tenía efecto.

Tile ROD Gui

File

ROD TBM **OMB**

Slot 12

Access OMB

Read All Registers

VME VME_FPGA TTC_FPGA **CRC_FPGA** Static Tests CRC Overall Status

Select CRC

CRC 8

Write All

Reset CRC_FPGA

Read Version

Configuration **Status** Link A Errors Link B Errors

Inverse Optimal Filtering

	CH 1	CH 2	CH 3
Write Read Energy (ADC)	0	0	0
High Gain	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
Write Read Phase (ns)	0	0	0
Write Read Pedestal(ADC)	0	0	0

Last TTC Event

Write Read BCID	
Write Read L1ID	
Write Read TTYPE	

Counters

LINK A GlobalCRC Errors	2474	LINK B GlobalCRC Errors	250e	TOTAL Events OUT	4982
LINK A Events IN	4982	LINK B Events IN	4982	BAD Events OUT	0
LINK A Events OUT	250e	LINK B Events OUT	2474	TTC Events IN	4982

Update Reset Counters

Modificación del TileRODGui

- Nuevo panel *CRC Overall Status*
- Corrección de bugs:
 - Versión del firmware no se actualizaba al pulsar *Read All Registers*
 - Botones *Update* y *Reset* del panel *CRC Status* no funcionaban.
 - Casilla de *Write All* para *CRC Configuration* no tenía efecto.

Tile ROD Gui

File

ROD TBM OMB

Slot 12

Access OMB

Read All Registers

VME VME_FPGA TTC_FPGA CRC_FPGA Static Tests CRC Overall Status

Select CRC

CRC 8

Write All

Reset CRC_FPGA

Read Version

Configuration Status Link A Errors Link B Errors

Configuration

Inject Event Memory

Write

Read

40e06000

File

Inject Event

Operation Mode

- CRC Check
- Injection

Trigger Mode

- External VME
- TTC Sync

Event Size

- Gains
- Samples

Injection Mode

- Memory Counter
- Inverse OF Mode 4

VME Trigger Mode

- Stop Single
- Loop Non stop

CRC Error Injection

- CRC Error Injection
- Mode 1 Mode 2

Manual Link Selection

- Enable Manual Selectic
- Link A Link B

Link Status

- LinkA_Ready
- LinkB_Read

LED Mode

- Mode 1 Mode 2
- Mode 3 Mode 4

Sugerencia

- Revisar la aplicación
[TileCalRODMonitoringTaskCRC](#)
- Trabajando en *Bi-gain/Pedestals* la aplicación ralentiza todo el sistema hasta un Event Rate de unos 16-18Hz.